REPOBLIKAN'I MADAGASIKARA
Fitiavana - Tanindrazana - Fandrosoana

MESUPRES
Ministère de l'Enseignement Supérieur et de la Recherche Scientifique

Centre national de télé-enseignement de Madagascar

CNTEMAD

Apprendre et réussir en toute liberté

www.cntemad.mg

cntemad@cntemad.mg
22 600 57

LICENCE 2 EN INFORMATIQUE

MODULE 12

ELECTRONIQUE NUMERIQUE 2

Mention : Informatique

Grade : Licence 2

Semestre : 4

ELECTRONIQUE NUMERIQUE 2

Chapitre 1 : Systèmes logiques séquentiels


1 Présentation

1.1. Définition

Dans un système logique séquentiel une notion de mémoire intervient. L'état actuel du système dépend non seulement de l'état actuel des entrées, mais aussi de l'état antérieur dans lequel se trouvait le système, état matérialisé par des variables internes.


1.2. Système logique séquentiel asynchrone

Un système logique séquentiel est dit à fonctionnement asynchrone si une modification de ses entrées a une conséquence directe sur ses sorties, après un retard dû au temps de propagation des opérateurs utilisés.



1.3. Système logique séquentiel synchrone

Dans le cas d'un système synchrone une modification des entrées n'est répercutée sur les sorties qu'après une validation par un signal de synchronisation, le signal d'horloge.



1.4. Modes de commande du système

Les entrées du système peuvent être commandées soit par des niveaux logiques, soit par des impulsions, c'est-à-dire le passage momentané d'un niveau à un autre. Lors de la commande par niveaux, c'est la combinaison des niveaux logiques sur les entrées qui détermine l'évolution du système : s'il y a n entrées, il y aura 2^npossibilités. Lors de la commande par impulsion, comme il ne peut pas y avoir par définition deux impulsions simultanées, il n'y a que n possibilités.

2. Machines à états

2.1. Définition


Une machine à états (FSM pour *Finite State Machine*) est un système séquentiel qui peut se trouver dans un nombre fini d'états.

2.2. Structure

L'architecture générale est celle d'un système séquentiel synchrone. La mémoire, appelée registre d'état, contient l'état actuel du système. Elle est constituée de n bascules synchrones. Le nombre maximal d'états possibles est 2^n.


2.3. Machine de Moore

Dans une machine de Moore, l'état des sorties est déterminé à partir de l'état actuel de la machine, résultant de l'état actuel des entrées et de l'état antérieur de la machine. C'est le vecteur d'état, constitué de variables internes, et mémorisé, qui permet de prendre en compte l'état antérieur de la machine.



2.4. Machine de Mealy

Dans une machine de Mealy, l'état des sorties est déterminé non seulement à partir de l'état actuel de la machine, matérialisé par le vecteur d'état, mais aussi de l'état actuel des entrées.



3. Diagramme d'état

3.1. Notions de base

Un diagramme d'état est l'outil de description privilégié d'une machine à états. Il utilise deux symboles graphiques :

– les états (contenus possibles du registre d'état) sont représentés par des cercles ;


– les transitions (possibilités de passage d'un état à l'autre) par des arcs orientés.

Une transition peut être inconditionnelle, c'est-à-dire que si le système est dans l'état source considéré, la transition se produit lors du front actif d'horloge suivant.


On peut donner comme exemple un système possédant deux états A et B et qui change d'état à chaque front actif d'horloge.



Le plus souvent, une transition est conditionnelle, c'est-à-dire que quand le système est dans l'état source, la transition se produit lors du front actif d'horloge suivant si une condition sur les entrées est vérifiée. Prenons un exemple, à partir d'un état A, une transition peut conduire à un état B ou une autre transition peut conduire à un état C selon la valeur d'une entrée *E*.




Il peut y avoir maintien d'un état pour certaines valeurs d'entrée. Dans ce cas, l'arc orienté qui représente la transition se referme sur le même cercle.




3.2. Cas des machines de Moore

Dans une machine de Moore, les sorties évoluent après l'activation de la transition. Les valeurs des sorties sont indiquées à côté des cercles.



3.3. Cas d'une machine de Mealy

Dans une machine de Mealy, les sorties évoluent après l'évolution des entrées. Les valeurs des sorties sont indiquées à côté des arcs orientés.



Chapitre 2 : Les bascules

1. Introduction

Circuit séquentiel : circuit dont l'état des sorties dépend non seulement des entrées mais également de l'état antérieur des sorties. Ces circuits doivent donc être capables de mémoriser.

Exemple :

$$1\begin{cases} M=0 \\ A=0 \end{cases} \rightarrow L=0$$

$$2\begin{cases} M=1 \\ A=0 \end{cases} \rightarrow L=1$$

$$3\begin{cases} M=0 \\ A=0 \end{cases} \rightarrow L=1$$

$$4\begin{cases} M=0 \\ A=1 \end{cases} \rightarrow L=0$$

$$5\begin{cases} M=0 \\ A=0 \end{cases} \rightarrow L=0$$

Dans un tel système, à une même combinaison des variables d'entrée ne correspond pas toujours la même valeur à la sortie (3 et 5). La fonctionnalité dépend de l'ordre des opérations (ordre de déroulement des séquences).

Les fonctions séquentielles de base sont :

- mémorisation ;
- comptage ;
- décalage.

Les circuits séquentiels fondamentaux sont :

- bascules (3 types) ;
- compteurs ;
- registres ;
- RAM(Random Access Memory).

Ces circuits peuvent travailler soit en mode synchrone, soit en mode asynchrone :

- mode asynchrone : À tout moment, les signaux d'entrée peuvent provoquer le changement d'état des sorties (après un certain retard qu'on appelle « temps de réponse ». Ces systèmes sont difficiles à concevoir et à dépanner.
- mode synchrone : Le moment exact où les sorties peuvent changer d'état est commandé par un signal d'horloge (train d'ondes carrées ou rectangulaires). Les changements d'état s'effectuent tous pendant une transition appelée « front » (montant ou descendant).

La majorité des systèmes numériques séquentiels sont synchrones même si certaines parties peuvent être asynchrones.

Les avantages principaux du mode synchrone sont :

- préparer les entrées sans perturber les sorties ;
- protéger des parasites survenant en entrée.

Les bascules que l'on peut considérer comme des mémoires élémentaires, sont les briques de base des circuits séquentiels.

Ce sont les circuits de mémorisation les plus répandus dans les systèmes numériques en raison de leur rapidité de fonctionnement, de la facilité d'écriture et de lecture d'information, et de la grande simplicité de leur interconnexion avec des portes logiques.

On trouve deux grandes familles de bascules :


- bascules de mémorisation : elles possèdent les commandes de mise à zéro, mise à un, mémorisation ;
- bascules de comptage : elles possèdent en outre une commande de changement d'état.

2. Point mémoire

La principale différence entre un système séquentiel et un système combinatoire est que lorsque l'on présente plusieurs fois de suite un même vecteur d'entrée à un système séquentiel, celui-ci – contrairement au système combinatoire – ne délivre pas nécessairement le même vecteur de sortie à chaque fois.

En d'autres termes, l'état de la sortie d'un système séquentiel dépend non seulement de l'état des variables d'entrée, mais également du paramètre « temps », lequel paramètre est la plupart du temps concrétisé par « l'état antérieur » du système.

Soient le circuit et sa table de vérité associée suivants :



A	B	F_t
0	0	1
0	1	0
1	0	C_{t-1}
1	1	0

La sortie de la fonction F ci-dessus est dépendante d'une variable interne C. On peut en effet constater que l'état de la variable C dépend de l'état des entrées A et B, mais également de son état antérieur : C mémorise, elle est donc liée aux entrées appliquées antérieurement au circuit. On constate sur ce circuit que l'effet de mémorisation est dû à la boucle de rétroaction présente entre la sortie du OU et l'entrée du ET. À cette boucle est associée la variable C qui constitue le point mémoire.

Un circuit séquentiel est un système bouclé permettant la conservation d'un état dépendant de la valeur des variables d'entrée ainsi que de l'état antérieur du système.

La bascule constitue le système séquentiel de base et permet de mémoriser un élément d'information élémentaire appelé bit.

Un système séquentiel est asynchrone si à partir de l'instant où on applique un vecteur d'entrée, son évolution est incontrôlable de l'extérieur.

Un système séquentiel est synchrone si son évolution est contrôlable de l'extérieur par un signal d'horloge.

3 Bascule RS

La bascule RS est le circuit séquentiel le plus simple. C'est une bascule asynchrone, et toutes les autres bascules, synchrones ou asynchrones, reposent sur cette bascule.

Son rôle consiste à mémoriser une information fugitive, selon le fonctionnement suivant : une apparition, même fugitive, de S entraîne un état stable Q=1, et une apparition, même fugitive, de R entraîne un état stable Q=0.

Symbole




Tableau de Karnaugh




Diagramme temporel

Quand une impulsion est appliquée à 1 entrée pour imposer un certain état à la bascule, celle-ci demeure dans cet état, même après que l'impulsion ait disparu. Q garde son état lorsque S passe de 1 à 0 et lorsque R passe de 1 à 0.





Table de vérité


S	R	Q^+	
0	0	Q	→ mémorisation
0	1	0	→ mise à 0
1	0	1	→ mise à 1
1	1	X	→ interdit

Réalisation

Si X= 1 → $Q=S+\overline{R}.Q'$. Les états indéterminés sont forcés à 1 : la bascule est dite à enclenchement prioritaire.



Si $X=0 \rightarrow Q=\overline{R}.(S+Q)$. Les états indéterminés sont forcés à 0 : la bascule est dite à déclenchement prioritaire.



Remarque : *Dans les deux cas, lorsqu'on passe de l'état (R,S)=(1,1) à (R,S)=(0,0) en passant soit par l'état stable correspondant à (R,S)=(1,0), soit par l'état stable correspondant à (R,S)=(0,1), selon la rapidité relative des passages 0→1 de chacun des signaux, alors la sortie peut prendre aussi bien l'état Q = 1 que Q = 0.*

Il faut donc interdire la combinaison R =S = 1 afin de lever l'ambiguïté pour un état R =S = 0 venant après un état R =S = 1.


Fonctionnement de la bascule avec des NOR

– quand R = S = 0, il y a deux possibilités et nous verrons que l'état pris par la bascule dépend des valeurs appliquées précédemment aux entrées :

$$\left.\begin{array}{l} -\text{ si } Q=0 \xrightarrow{S=0} \overline{Q}=1 \text{ et } Q=0 \\ -\text{ si } Q=1 \xrightarrow{S=0} \overline{Q}=0 \text{ et } Q=1 \end{array}\right\} \rightarrow \text{memorisation}$$

– Examinons si S = ⎍⎍ et R = 0

Si Q = 0 à l'arrivée de l'impulsion sur S, alors $S=1 \rightarrow \overline{Q}=0 \rightarrow Q=1$



Si Q = 1 à l'arrivée de l'impulsion sur S, alors $S=1 \rightarrow \overline{Q}=0 \rightarrow Q$ reste à 1. L'application d'une impulsion de niveau haut sur S place la bascule dans l'état Q = 1. C'est l'opération de mise à 1 ou SET

– Si on applique R=⎍ et S = 0

$$\left.\begin{array}{l} \text{Si } Q=0 \xrightarrow{R=\sqcap\!\sqcup} Q=0 \rightarrow \overline{Q}=1 \\ \text{Si } Q=1 \xrightarrow{R=\sqcap\!\sqcup} Q=0 \rightarrow \overline{Q}=1 \end{array}\right\} \rightarrow R=\sqcap\!\sqcup$$

L'application d'une impulsion de niveau haut sur R place la bascule dans l'état Q = 0. C'est l'opération de mise à 0 ou RESET

– $R=S=1 \Rightarrow Q=\overline{Q}=0$: condition indésirable, puisque Q et $\overline{Q}$ doivent être l'inverse l'un de l'autre


En plus de l'incertitude lorsque S et R reviennent à 0, R = S = 1 ne doit pas servir non plus.

L'avantage principal de la bascule RS est sa simplicité. Ses principaux inconvénients sont le fait qu'elle soit asynchrone, sa sensibilité aux parasites (tout bruit présent sur l'une des entrées de la bascule RS peut modifier l'état de la sortie), et le fait qu'il existe un état interdit pour R=S=1.

4 Bascule RS synchrone ou bascule RSH

La bascule RSH est une bascule RS synchronisée par un signal d'horloge H. Lorsque H est au niveau bas, la bascule fonctionne comme une mémoire, et lorsque H est au niveau haut, la bascule fonctionne comme une bascule RS classique, et conserve donc les états interdits pour R=S=1.

Symbole




La sortie est indicée est vaut Q_N avant le front de l'horloge et Q_{N+1} après le front de l'horloge. S et R n'influencent Q que lorsque l'horloge est au niveau haut.


Table de vérité

S	R	H	Q_{N+1}
X	X	0	Q_N
0	0	1	Q_N
0	1	1	1
1	0	1	0
1	1	X	X

Réalisation



Et



L'avantage de la bascule RSH par rapport à la bascule RS est sa sensibilité moindre aux parasites. Comme la bascule n'est sensible au bruit que lorsque l'horloge est au niveau haut, plus les états haut de l'horloge seront brefs, moins la bascule sera sensible.

5 Bascule à verrouillage (D-*latch*)

La D-*latch*est une bascule RSH pour laquelle on n'a conservé que les deux combinaisons RS=(0,1) et RS=(1,0). La D-*latch*a une seule entrée, nommée D.

Symbole





Table de vérité

D_N	En	Q_{N+1}	Mode
X	0	Q_N	verrouillé
0	1	0	transparent
1	1	1	transparent

Réalisation



Fonctionnement

La D-*latch* n'a pas d'état interdit et est transparente sur le niveau haut de l'horloge.

D = S et En = T.

– quand En=0, l'entrée D n'a aucun effet et la bascule mémorise la valeur de la sortie (donc de l'entrée) au moment du passage de l'état 1 à l'état 0 de En : la bascule est verrouillée ;


– quand En=1, Q suit les changements de D : la bascule est transparente.

6 Bascules maître-esclave

Les bascules maître-esclaves permettent de diminuer la sensibilité aux parasites en minimisant la période de transparence. La nature des bascules maître-esclave vient du fait que deux bascules RST montées en cascade et commandées par deux horloges en opposition de phase réalisent la même fonction qu'une seule bascule. La différence tient seulement au fait que la bascule ne fonctionne plus sur le niveau haut de l'horloge, mais sur son front descendant

- sur le niveau bas de l'horloge, le premier étage (maître) fonctionne en mode «mémorisation», et le deuxième étage (esclave) est en mode RS ;
- sur le niveau haut de l'horloge, le maître fonctionne en mode RS, et l'esclave est dans l'état «mémorisation »

La période pendant laquelle la bascule est sensible aux parasites se résume donc à la durée de commutation de l'horloge du niveau haut au niveau bas (front descendant).



7 Bascule JK

Les bascules JK sont des bascules maître-esclave fonctionnant seulement en mode synchrone. Elles sont plus polyvalentes que les bascules RS, car elles n'ont pas d'état ambigu et $R = S = 1 \rightarrow Q_{N+1} = \overline{Q_N}$.

Symbole




Tableau de Karnaugh

Q^+ / Qt	J=0, K=0	J=0, K=1	J=1, K=1	J=1, K=0
Qt = 0	0 (0)	0 (1)	1 (3)	1 (2)
Qt = 1	1 (4)	0 (5)	0 (7)	1 (6)

$$Q_{N+1} = J.\overline{Q_N} + \overline{K}.Q_N$$

Sachant que les sorties sont toujours complémentaires, leur rebouclage sur les entrées élimine l'état interdit. Il n'y a pas d'inconvénient à ce rebouclage car les sorties de l'esclave ne changent d'état que lorsque le maître est bloqué. Les bascules JK sont très courantes dans les systèmes numériques

Cette bascule fonctionne toujours sur les fronts descendants.

Réalisation




Table de vérité


J	K	H	Q_{N+1}	
X	X	–	Q_N	
0	0	⎍	Q_N	mémorisation
1	0	⎍	1	forçage à 1
0	1	⎍	0	forçage à 0
1	1	⎍	$\overline{Q}_N$	commutation

Remarque : *Pour que le basculement fonctionne, il faut avoir H très étroite, autrement il y a rebasculement.*

8 Bascule D synchrone

La bascule D est une bascule maître-esclave conçue sur le même principe que la JK. La bascule D est une bascule n'ayant qu'une seule entrée nommée D.

Symbole



Le symbole de la bascule D est identique à celui de la D-*latch*à ceci près que l'entrée d'activation est remplacée par une entrée d'horloge, qui dispose donc du symbole associé.


Table de vérité

H	D_N	Q_{N+1}
⎍	1	1
⎍	0	0


Q_{N+1} prend la valeur de D_N après le front actif : $Q_{N+1} = D_N$

C'est une bascule de recopie : on l'emploie seulement en synchrone.


Réalisation



Réalisation à partir de bascules RSH maître-esclave :



Idem pour la réalisation à partir de bascules JK :




Remarque : *La sortie Q n'est égale à l'entrée D qu'à des moments bien précis, le signal Q est différent du signal D.*

La bascule D fonctionne sur fronts d'horloge. En fait, la donnée d'entrée D est transférée à travers le maître lors du front montant et à travers l'esclave lors du front descendant. Pour fonctionner, cette bascule nécessite donc les deux fronts d'horloge. Différentes structures de bascules D existent, certaines pouvant transférer une donnée en ne recevant qu'un seul front d'horloge.

9 Bascule T

La bascule T s'obtient par exemple à partir d'une bascule JK dont on a relié les entrées J et K entre elles. Elle est utilisable uniquement en mode synchrone, et ne fonctionne qu'en commutation.

Symbole



Réalisation





Table de vérité

T	Q_{N+1}
0	Q_N
1	$\overline{Q_N}$

10 Entrées prioritaires asynchrones des bascules

La plupart des bascules synchrones possèdent des entrées prioritaires asynchrones. Elles agissent indépendamment de l'horloge et des entrées synchrones des bascules. Elles servent à forcer, à tout moment, la mise à 1 ou à 0 de la bascule, quelles que soient les conditions d'entrée. Elles agissent sur l'étage esclave des bascules.



11 Paramètres temporels des bascules


Pour qu'une bascule fonctionne correctement, il est nécessaire que le signal présent sur les entrées de la bascule (D ou JK) soit stabilisé depuis un certain temps lorsque le front d'horloge actif intervient (temps de « *setup* ») et reste stable pendant un certain temps après ce front d'horloge (temps de « *hold*» ou de maintien).

D'autre part, la commutation des sorties d'une bascule se fait avec un certain temps de retard par rapport au signal qui a produit cette commutation (Horloge, Reset ou Preset). Ces retards peuvent être différents selon le signal qui a produit la commutation, mais également selon que la commutation du signal de sortie est montante ou descendante. Ces retards seront notés T_{pLH} et T_{pHL} pour « Temps de Propagation *Low High* » et « Temps de Propagation *High Low* ».


12 Applications des bascules

- **Mémoire :** mémorisation d'une information fugitive
- **Antirebond pour commutateur**
- **Synchronisation**
- **Détection d'une séquence d'entrée :** détection du sens de rotation d'un moteur.
- **Division de fréquence :** La division de fréquence par 2 (et donc 2^N) peut être réalisée facilement à l'aide des différents registres.


Bascule D



Bascule JK



Bascule RS



Chapitre 3 : Registres : stockage et transfert de données

Un Registre est un ensemble de n bascules synchronisées permettant de stocker momentanément une information sur n bits.

1 Définition

Un registre est un circuit constitué de n bascules synchronisées permettant de stocker temporairement un mot binaire de n bits en vue de son transfert dans un autre circuit (pour traitement, affichage, mémorisation, etc.)

Le schéma d'un tel système comporte autant de bascules (de type D) que d'éléments binaires à mémoriser. Toutes les bascules sont commandées par le même signal d'horloge.

Moyennant une interconnexion entre les cellules (les bascules D), un registre est capable d'opérer une translation des chiffres du nombre initialement stocké.

Le déplacement s'effectue soit vers la droite soit vers la gauche. Le registre est alors appelé «registre à décalage ».


Applications :

- conversion série-parallèle d'une information numérique ;
- opérations de multiplications et divisions par deux ;
- ligne à retard numérique ;
- mémoires à accès séquentiel

« Registre universel » : il résume les différentes entrées et sorties d'un registre à décalage procurant tous les modes de fonctionnement possibles.

2 Registre de mémorisation : écriture et lecture parallèles

Tous les bits du mot à traiter sont écrits (entrée écriture E=1), ou lus (entrée lecture L=1), simultanément.




3 Registres à décalage

Comme son nom l'indique, un registre à décalage consiste à décaler bit par bit un mot binaire soit vers la gauche, soit vers la droite. Le registre à décalage peut être à écriture et à lecture série ou parallèle.

Remarque : *Un registre à décalage à droite peut être utilisé comme un diviseur par 2 alors qu'un registre à décalage à gauche peut être utilisé comme un multiplieur par 2.*

3.1 Registre à écriture série et lecture série




Après 4 pulsations de CLK, les 4 bits sont entrés dans le registre.

Après 4 autres cycles d'horloge, les 4 bits sont déplacés vers la sortie.

Leur application est essentiellement le calcul arithmétique binaire. CLK est alors l'entrée de décalage.

3.2 Registre à écriture série et lecture parallèle




Lorsque l'entrée est stockée, chaque bit apparaît simultanément sur les lignes de sortie.

Le registre à décalage est utilisé comme convertisseur série-parallèle. Il est nécessaire à la réception lors d'une transmission série.


3.3 Registre à écriture parallèle et lecture série

Utilisé comme convertisseur parallèle-série, il est nécessaire à l'émission lors d'une transmission série.



4 Registre universel

Le registre universel permet quatre modes de fonctionnement commandés par deux variables S1 et S2.



$$Di = \overline{C1}.\overline{C2}.ei + \overline{C1}.C2.Qi\text{-}1 + C1.\overline{C2}.Qi\text{+}1 + C1.C2.Qi$$

Ces entrées de sélection S1 et S2 sont en fait les entrées de sélection de multiplexeurs connectés aux entrées des bascules. Ces multiplexeurs à quatre entrées permettent donc quatre modes de fonctionnement : l'entrée D de chaque bascule est ainsi fonction du mode de fonctionnement désiré.

S_1	S_2	Mode
0	0	Chargement parallèle
0	1	Décalage à droite
1	0	Décalage à gauche
1	1	Inhibition de l'horloge

Chapitre 4 : Les compteurs

Un compteur est un circuit séquentiel comportant n bascules décrivant au rythme d'une horloge un cycle de comptage régulier ou quelconque d'un maximum de 2^n combinaisons.

La combinaison de sortie d'un compteur est appelé état, et le nombre d'états possibles d'un compteur est appelé modulo.

Un compteur modulo N passera successivement par N états. Un compteur binaire naturel comptera donc de 0 à N - 1.


1 Compteur asynchrone (à propagation)

On peut réaliser un compteur dont le modulo dépendra du nombre de bascules.

1.1 Compteur asynchrone à cycle régulier

Compteur asynchrone à 4 bits (compte de 0 à 15).

Réalisation à l'aide de bascules JK



La sortie de chaque bascule agit comme le signal d'horloge de la suivante.

Fonctionnement

- J=K=1 ; toutes les bascules commutent sur des fronts descendants ;
- la bascule A commute à chaque front descendant du signal d'horloge ;
- la sortie de la bascule 1 sert d'horloge pour la bascule 2 donc B commute chaque fois que A passe de 1 à 0 ;
- de la même manière, C commute lorsque B passe de 1 à 0, et D commute lorsque C passe de 1 à 0.


Table d'implication séquentielle

Elle montre les états binaires pris par les bascules après chaque front descendant.

N°	D	C	B	A
0	0	0	0	0
1	0	0	0	1
2	0	0	1	0
3	0	0	1	1
4	0	1	0	0
5	0	1	0	1
⋮	⋮	⋮	⋮	⋮
15	1	1	1	1
16	0	0	0	0

Si on imagine que DCBA représente un nombre binaire, le compteur réalise la suite des nombres binaires allant de 0000 à 1111 (soit de 0 à 15). Après la 15ème impulsion, les bascules sont dans la condition 1111. Quand la 16ème impulsion arrive, le compteur affiche 0000 : un nouveau cycle commence.

Chronogramme



Chaque bascule divise par deux la fréquence d'horloge qui alimente son entrée. Avec ce genre de circuit, on peut diviser la fréquence initiale par n'importe quelle puissance de 2.


Modulo

- c'est le nombre d'états occupés par le compteur pendant un cycle complet ;
- le modulo maximal d'un compteur à n bits (n bascules) est 2^n ;


1.2 Décompteurs asynchrones

Il suffit de piloter chaque entrée CLK des bascules au moyen de la sortie complémentée de la bascule précédente.

Décompteur modulo 8



Chronogramme :



1.3 Compteur asynchrone à modulo N < 2n (à cycle régulier)

Méthode

Pour réaliser un compteur ou un décompteur dont le cycle n'est pas une puissance de 2, la seule solution est d'agir sur l'entrée « Clear » lorsque la combinaison correspondant au modulo du compteur se produit sur les sorties de celui-ci.

Ainsi, pour $2^{n-1}<N< 2^n$, on réalise un compteur modulo 2^n (avec n bascules), puis on raccourcit le cycle en jouant sur les entrées RAZ des bascules.

Compteur asynchrone modulo 6 : $2^2< 6 < 2^3$ on réalise un compteur modulo 8 avec 3 bascules, et on ramène le compteur à 000 dès que Q2Q1Q0 = 110.

Dès que la sortie de la porte NAND passe à 0, les bascules sont forcées à 0 : le compteur se remet à compter à partir de 0.

Le compteur réalisé compte de 000 à 101 (de 0 à 5) puis recommence un nouveau cycle d'où le modulo 6





Table d'implication séquentielle

N°	Q_2	Q_1	Q_0				
0	0	0	0				
1	0	0	1				
2	0	1	0				
3	0	1	1				
4	1	0	0				
5	1	0	1				
6	1	1	0	→	0	0	0

$Q_2Q_1Q_0 = 110$ est un état temporaire. Il existe mais pendant une durée très courte. C'est un état indésirable que l'on nomme parfois *glitch*.

Chronogramme




1.4 Comptage asynchrone dans un ordre quelconque (cycle irrégulier)

1ère méthode

On réalise un compteur de même modulo, puis on transcode ses sorties pour obtenir le cycle demandé.

Cycle 2, 5, 6, 8, 4, 10



N°	Q_2	Q_1	Q_0	Q'_3	Q'_2	Q'_1	Q'_0		
0	0	0	0	0	0	1	0	→	2
1	0	0	1	0	1	0	1	→	5
2	0	1	0	0	1	1	0	→	6
3	0	1	1	1	0	0	0	→	8
4	1	0	0	0	1	0	0	→	4
5	1	0	1	1	0	1	0	→	10


2ème méthode

Utilisation des entrées RAZ et RAU.


Cycle 0, 1, 2, 3, 5, 6, 8, 9, 11, 12, 15 : on réalise un compteur modulo 16 et on agit sur les RAU pour sauter les étapes.

1.5 Exemple de CI

Il existe de nombreuses puces en technologies TTL et CMOS. Parmi les plus populaires on trouve en TTL le 7493 qui est un compteur 4 bits, et en CMOS le 4024 qui est un compteur 7 bits.



Circuit interne



MR pour master reset

1.6 Inconvénients des compteurs asynchrones

Chaque bascule introduit un retard de D_p(D_p=25ns). Comme les bascules ne commutent pas sur le même signal d'horloge, les retards s'additionnent : à la $n^{ième}$ bascule, on a un retard T_m de nxD_p.

Ainsi, la fréquence maximum de fonctionnement F_H d'un compteur modulo n, constitué de n bascules de délai de propagation D_p dépend du nombre de bascules du compteur et donc du modulo du compteur. Cette fréquence peut être établie comme suit :

$T_m = D_p \times n$: Délai de propagation du compteur

$T_H = 2 \times T_m$: Période min de l'horloge

$F_H = 1/(2 \times T_m)$: Fréquence max de l'horloge = $1/(2 \times n \times D_p)$

L'accumulation des retards des bascules implique une utilisation du compteur limitée en fréquence, particulièrement lorsque le nombre de bits est élevé, puisque le nombre de bascules augmente en même temps que le nombre de bits.

Les fronts des signaux appliqués sur les entrées d'horloge des bascules n'ayant pas lieu au même instant à cause des retards différents, les sorties ne changent pas d'état en même temps, ce qui implique un problème d'interface avec des circuits rapides (temps de lecture inférieur au retard entre plusieurs bits).

D'autre part, ces retards de commutation introduisent des états transitoires relativement conséquents, particulièrement lorsque le nombre de bascules traversées est important.

Mais l'inconvénient le plus important est lié au fait que cette structure nécessite de la logique sur des signaux asynchrones (l'horloge est générée par une bascule et le signal Clear est généré par une structure combinatoire). Cette logique combinatoire peut donc engendrer (ou propager) des états transitoires qui peuvent entraîner des dysfonctionnements du compteur.

2 Compteur synchrone (parallèle)

Toutes les bascules sont déclenchées en même temps par le même signal d'horloge. Ceci évite le problème du retard de propagation.

2.1 Réalisation


Elle est possible avec des bascules JK, D ou T.

Exemple : Réalisation d'un compteur modulo 8 (à cycle complet) à l'aide de bascules T

Table d'excitation

Q_2	Q_1	Q_0	Q_2^+	Q_1^+	Q_0^+	T_2	T_1	T_0
0	0	0	0	0	1	0	0	1
0	0	1	0	1	0	0	1	1
0	1	0	0	1	1	0	0	1
0	1	1	1	0	0	1	1	1
1	0	0	1	0	1	0	0	1
1	0	1	1	1	0	0	1	1
1	1	0	1	1	1	0	0	1
1	1	1	0	0	0	1	1	1

On constate que : $T_0 = 1$ et $T_1 = Q_0$ et $T_2 = Q_1 Q_0$



2.2 Exemples de circuit intégré

Compteur pré-réglable 74160 (74161, 74162, 74163)

– l'état initial du compteur est réglable à l'aide des entrées D_1, D_2, D_3, D_4 ;

– validation : elle permet de verrouiller le compteur.

Circuit	Comptage	Chargement	RAZ
74160	synchr. DCB	synchrone	asynchrone
74161	synchr. bin.	synchrone	asynchrone
74162	synchr. DCB	synchrone	synchrone
74163	synchr. bin.	synchrone	synchrone

– RAZ synchrone : indépendant de l'horloge.

– RAZ asynchrone : 000 est obtenu au coup d'horloge suivant l'instant où clear est porté à l'état actif 0.

3 Résumé sur les méthodes de conception des compteurs

On a vu que la méthode à employer pour concevoir un compteur dépend de la catégorie du compteur.

On distingue déjà les compteurs synchrones des compteurs asynchrones. Si à première vue la réalisation d'un compteur asynchrone semble plus simple, il s'avère que la méthode de conception des compteurs synchrones permet une plus grande souplesse dans la réalisation de cycles évolués : ceci est dû au fait que les entrées des bascules constituant un compteur synchrone sont configurables, ce qui n'est pas le cas avec un compteur asynchrone.
Au sein d'une catégorie de compteurs, on trouve également des différences dans la démarche de conception selon la nature du cycle de comptage (modulo n ou 2^n, cycle régulier ou non, etc.).

3.1 Compteur asynchrone

Un compteur asynchrone est constitué par des diviseurs de fréquence par deux, connectés en cascade : la sortie d'un diviseur de fréquence est utilisée comme signal d'horloge pour le diviseur suivant.
Les diviseurs de fréquence doivent être sensibles au front descendant des signaux d'horloge ; dans le cas contraire, le système constitue un décompteur.

1. **compteur asynchrone à cycle régulier complet modulo 2^n;**

Ce type de compteur est le plus simple à réaliser : comme le modulo de ce compteur est une puissance de 2, le compteur reprend le cycle à 0 après avoir parcouru les 2^nétats (de 0 à 2^{n-1}).
Il n'y a donc aucun contrôle à effectuer.

2. **compteur asynchrone à cycle régulier complet modulo n ;**

Ce type de compteur se conçoit comme un compteur asynchrone modulo 2^nauquel on ajoute de la logique permettant de détecter le premier état indésiré n+1. Dès que cet état est détecté, toutes les bascules sont alors forcées à l'état bas à l'aide de l'entrée de mise à zéro (clear, reset, etc.)
Une variante consiste à détecter le dernier état valide n puis à forcer immédiatement les sorties de toutes les bascules à un à l'aide des entrées de mise à un (set, preset, etc.). L'inconvénient de cette méthode est qu'elle conduit à un cycle irrégulier, et que l'état (111...11) doit être transcodé pour donner un état valide.

3. **compteur asynchrone à cycle régulier incomplet ;**

Ce type de compteur est conçu comme un compteur modulo n à ceci près que la logique de détection des états invalides doit prendre en compte non seulement le dernier état, mais également tous les états intermédiaires qui n'appartiennent pas aux états valides du compteur.

Ceci implique que l'état du compteur peut être forcé non seulement à zéro, mais également à un état k Ç n : les entrées de mise à un seront donc utilisées en plus des entrées de mise à zéro.
Exemple : Un compteur parcourant le cycle 0–1–4–6 sera conçu comme un modulo 7, mais les états 2 et 5 seront détectés en plus de l'état 7. Pour l'état 2, le compteur est forcé à l'état 4, et pour l'état 5, il est forcé à l'état 6. Il sera forcé à l'état 0 pour l'état 7, comme pour un compteur modulo 7 classique.

4. **compteur asynchrone à cycle irrégulier ;**

Ce type de compteur doit obligatoirement être conçu à l'aide d'un compteur à cycle régulier dont les états seront ensuite transcodés pour fournir les états désirés.

Exemple : Un compteur : un compteur qui parcourt le cycle 0–3–1–7–5 sera conçu comme un compteur modulo 5, mais les états 0, 1, 2, 3, 4 seront convertis respectivement en 0, 3, 1, 7, 5.
Cette technique fonctionne également si le compteur traverse plusieurs fois le même état

Exemple :0–3–1–7–3 sera conçu de la même manière que précédemment, mais les états 1 et 4 seront tous les deux transcodés en 3.

Notez que, du fait de la structure d'un compteur asynchrone, cette technique est la seule méthode permettant de faire passer le compteur plusieurs fois par le même cycle : il est en effet impossible de définir le signal d'entrée des bascules, car celles-ci sont configurées en diviseurs de fréquence par deux. La seule autre solution (dans le cadre du comptage asynchrone) serait d'ajouter des bascules permettant de sauvegarder l'état précédent du compteur.

Remarque : ***Utilisation des entrées asynchrones prioritaires*** $\overline{Clear}$ ***et*** $\overline{Preset}$***:*** *Le propre d'un compteur est de compter. L'utilisation des entrées asynchrones prioritaires a donc ceci de dangereux que ces entrées sont justement prioritaires et ignorent tout autre signal. En conséquence, lorsque l'on définit les entrées* $\overline{Clear}$ e t$\overline{Preset}$*, il faut veiller à ce que celles-ci soient activées (mises à zéro)* uniquement *pour les états indésirables. Ainsi, on ne peut pas définir les entrées prioritaires pour les états que l'on souhaite conserver, puisque ces entrées invalideraient instantanément l'état courant du compteur. La règle est donc de forcer l'entrée* $\overline{Clear}$ ou $\overline{Preset}$ *dès que l'état indésirable est atteint, mais de la laisser à un le reste du temps.*

4 Méthodes d'étude des circuits séquentiels

De nombreux outils permettent d'analyser le fonctionnement et/ou de prévoir l'évolution d'un système séquentiel :

1°) Méthodes descriptives :

- les tables d'état : elles donnent l'état futur des sorties pour les éléments de mémoire inclus dans les systèmes et l'état des sorties :

A	B	S	S^+

- les diagrammes des temps (chronogrammes) : ils décrivent la succession des signaux d'entrée, des états des éléments de mémoire. Ils représentent la succession des états logiques en fonction du temps.

2°) Les diagrammes d'états ou graphes : ce sont des représentations formelles avec nœuds et flèches pour représenter les états stables et les transitions. Le graphe donne une image géométrique d'une table de vérité.

3°) Le grafcet : automatismes industriels : étape→transition→étape.

4°) Les théories formelles : équations qui représentent l'action à effectuer et l'état futur d'un élément de mémoire en fonction des entrées et de l'état présent des mémoires.

Chapitre 5 : Famille des circuits logiques

Les technologies de portes logiques ont évolué à partir de la technologie *Diode-Logic*(DL). Celle-ci a évolué en *Resistor-Transistor-Logic*(RTL) puis *Diode-Transistor-Logic*(DTL), avant d'aboutir à la famille la plus populaire en son temps, la famille *Transistor-Transistor Logic*(TTL, CI 54xx ou 74xx).

D'autres technologies existent qui présentent chacune des avantages et des inconvénients propres :

- ECL (*Emitter-CoupledLogic*) pour des circuits rapides (10xxx) ;
- MOS (*MetalOxydSemiconductor*) haute intégration ;
- CMOS (*ComplementaryMetalOxydSemiconductor*) faible consommation. (40xx) ;
- I^2L (*Integrated Injection Logic*)haute intégration.

Certaines fonctionnent en logique positive, d'autres en logique négative.

1 Caractéristiques d'une famille de circuits numériques

Une famille de circuits logiques est définie par les caractéristiques dont les définitions suivent. Ces définitions sont nécessaires pour bien comprendre les différentes notions dont il est question dans ce chapitre.

L'amplification représente la capacité d'une porte logique d'amplifier la tension ou le courant présent à son entrée de manière à ce que le signal ne soit pas dégradé après avoir traversé plusieurs portes.

Le gain en courant d'une porte représente le rapport du courant à la sortie de cette porte sur celui à son entrée pour le même niveau de tension. Il y a donc deux valeurs de ce gain, une pour chaque niveau logique.

La sortance ou fan-out est le nombre d'unités de « charge logique » disponible à la sortie d'une porte ; cette unité correspond à la valeur du courant nécessaire pour commander une entrée de circuit logique

L'entrance ou fan-in est le nombre d'unités de « charge logique » nécessaire en entrée pour faire fonctionner la porte.

Le temps de traversée est l'intervalle de temps qui sépare le signal d'entrée du signal de sortie qui en est la conséquence.

Les temps de montée (respectivement de descente) d'un signal et l'intervalle de temps nécessaire au signal pour passer de 10% à 90% (respectivement de 90% à 10%) de sa valeur nominale.
D'autres paramètres caractéristiques des circuits logiques peuvent avoir un impact lors du choix technologique : dissipation d'énergie, tolérance, fiabilité, immunité aux parasites, coût, packaging, etc.

2 Évolution des différentes familles logiques

Pourquoi cette évolution ?

Le principal moteur de l'évolution des technologies de circuits intégrés est, comme bien souvent, le prix.

En 1960, une diode coûtait autant que 10 résistances, et un transistor autant que 50 résistances (ou 5 diodes). En 1966, une diode valait autant que 2 résistances, et un transistor autant que 10 résistances (toujours 5 diodes).

Cet état de fait a influé sur les premières technologies de circuits à composants discrets utilisant peu de transistors et beaucoup de résistances et de diodes : DL, DTL, DCTL, RTL, etc.

Aujourd'hui un transistor ne coûte pas plus cher qu'une diode, mais une résistance vaut autant que de nombreuses diodes pour plusieurs raisons : une raison technologique d'abord qui tient compte de la nature du matériau utilisé pour réaliser la résistance, mais aussi et surtout par la place importante qu'occupe une résistance sur le silicium. De plus, une résistance, par définition, dissipe beaucoup d'énergie et entraîne une élévation de la température du circuit.

Toutes ces raisons font que les technologies actuelles utilisent principalement des transistors et peu de résistances (TTL, ECL) voire pas du tout de résistances (I^2L, CMOS).

État de l'art actuel

Les technologies à transistors bipolaires :

DTL : diode transistor logic (abandonné)

DCTL : direct coupled transistor logique

RTL : resistor transistor logic

RCTL : resistorcapacitor transistor logic (abandonné)

ECL : emittercoupledlogic

CML : current mode logic

TTL : transistor transistorlogic

CTL : complementary transistor logic (abandonné)

I^2L : integrated injection logic

Les technologies à transistorsMOS :

MOSP : metaloxydsemiconductor à canal P

MOSN :metal oxyd semiconductor à canal N

CMOS :complementarymetal oxyd semiconductor


SOS : silicon on saphir or spinel (MOS déposé sur saphir ou spinelle)

SOI : silicon on insulator (MOS déposé sur isolant SiO2)

3 Présentation des différentes familles logiques

3.1 Diode Logic (DL)

La logique DL tire parti du fait que la diode est un composant électronique qui ne conduit le courant électrique que dans une seule direction. Ainsi, la diode agit comme un interrupteur électronique.




Le schéma ci-dessus illustre une porte OU conçue en technologie DL. On considère que le 1 logique est représenté par +5 V, et que le 0 logique est représenté par la masse, ou 0 V.

Si les deux entrées sont laissées non connectées, ou sont toutes les deux à l'état 0, la sortie *Z* sera également forcée à la masse par la résistance, et donc forcée à l'état 0. Si l'une ou l'autre des

entrées est forcée à +5 V, la diode correspondante devient alors passante, ce qui force la sortie à l'état logique 1. Si les deux entrées sont à 1, la sortie sera toujours à 1 également.

Le schéma ci-après illustre une porte ET en DL. Les mêmes niveaux logiques sont utilisés, mais les diodes sont inversées et la résistance est configurée pour rappeler la tension de sortie à l'état logique 1.



Si les deux entrées sont non connectées ou si elles sont toutes les deux à l'état logique 1, la sortie Z sera également à l'état logique 1. Si l'une ou l'autre des entrées est connectée à la masse (état logique 0), la diode conduit et ramène la masse vers la sortie, qui est donc forcée à l'état logique 0 également.

Dans les exemples précédents, nous avons considéré que les diodes n'introduisaient aucune erreur ni aucune perte dans le circuit, ce qui n'est pas vraiment le cas : une diode va entraîner une perte de tension d'environ 0,65–0,7 volts lorsqu'elle conduit. Nous pouvons cependant nous affranchir de ce problème en définissant un état logique 1 comme une tension *supérieure* à 3,5 V, et un état logique 0 comme une tension *inférieure* à 1,5 V. Tout niveau compris entre 1,5 et 3,5 V sera considéré comme illégal : c'est la région pour laquelle le niveau logique est *non défini*.


L'utilisation de portes individuelles reposant sur cette technologie ne pose pas de problème, du moment que l'on respecte les contraintes sur les niveaux de tension.

Cependant, si nous cascadons plusieurs portes DL, des problèmes peuvent apparaître. Dans l'exemple ci-après, nous avons deux portes ET dont les sorties sont connectées aux entrées d'une porte OU. Ce schéma est très simple et ne semble pas poser de problème.

En pratique, il en va différemment !

Si nous forçons les entrées à l'état bas 0, la sortie sera également forcée à 0 ; aucun problème donc.

Cependant, si les deux entrées de l'une ou l'autre des portes ET sont à +5 V, les diodes de la porte OU seront alors passantes (niveau haut ramené sur les anodes), et le courant circulera alors à travers la résistance de la porte ET, à travers la diode, et à travers la résistance de la porte OU.



Si on considère que les résistances sont d'égale valeur (ce qui est typiquement le cas), elles vont se comporter comme un diviseur de tension et ainsi partager le +5 V en deux parties égales ; la diode de la porte OU va également introduire une légère perte de tension, et la tension de sortie du système sera alors d'environ 2,1 ou 2,2 V. Si les deux portes ET voient leurs deux entrées au niveau logique 1, la tension de sortie peut monter à 2,8 ou 2,9 V. En tout état de cause, la tension de sortie de la porte OU sera dans la « zone interdite », région de la tension pour laquelle le niveau logique n'est pas défini.

En poursuivant plus avant, si on connecte les sorties de deux ou plus de ces structures à une autre porte OU, nous perdons tout contrôle sur la tension de sortie : il va se trouver quelque part une diode polarisée en inverse qui va bloquer le signal d'entrée, empêchant le circuit de fonctionner correctement.

C'est pourquoi la logique DL ne peut être utilisée que pour des portes uniques, et dans des circonstance spécifiques.

3.2 Resistor Transistor Logic (RTL)

Considérons le circuit à transistor le plus simple qui soit. Nous appliquerons uniquement l'une des deux tensions suivantes à l'entrée *I* : 0 V (0 logique) ou +V volts (1 logique). La valeur


exacte de la tension +V dépend des paramètres du circuit ; dans les circuits intégrés RTL, la tension habituellement utilisée est +3,6 V. Considérons que le transistor utilisé ici est un transistor NPN avec un gain en courant raisonnable, une tension émetteur-base de 0,65 V, et une tension de saturation collecteur-émetteur inférieure à 0,3 V. Dans les circuits intégrés RTL standards, la résistance de base est de 470Ω, et la résistance de collecteur est de 640Ω.

Lorsque la tension d'entrée est zéro volt (en pratique, n'importe quelle tension inférieure à 0,5 V), il n'y a pas de courant émetteur-base et le transistor est bloqué. Ainsi, aucun courant ne circule à travers la résistance de collecteur, et la tension de sortie est de +V volts. En d'autres termes, un 0 logique en entrée résulte en un 1 logique en sortie.

Lorsque la tension d'entrée est de +V volts, la jonction émetteur-base est polarisée et le transistor passant. La tension de sortie sera donc de 3,6-0,65 = 2,95 volts appliqué au travers d'une combinaison de résistances en série de 640Ω pour la résistance de sortie et de 470- pour la résistance d'entrée. Ceci nous donne un courant de base de 2,95/1110 = 0,0026576577 = 2,66 mA.

La logique RTL est une technologie relativement ancienne, et les transistors utilisés dans les circuits intégrés RTL ont un gain d'environ 60 à 100. Si on considère un gain de 60, un courant de base de 2,66 mA supporte un courant de collecteur maximal de 159,6 mA. Si la chute de tension aux bornes de la résistance de collecteur de 640Ω est de 3,3 V (3,6-0, 3), le courant sera alors de 5,1 mA. Ainsi, le transistor sera complètement saturé.

Avec un 1 logique en entrée, ce circuit produit un 0 logique en sortie, et nous avons vu qu'un 0 logique en entrée, il produit un 1 logique en circuit : ce circuit est un inverseur.




Comme nous pouvons le constater à l'issue des calculs précédents, la quantité de courant fournie à la base du transistor est beaucoup plus importante que ce qui est nécessaire pour faire commuter le transistor vers la saturation. Ainsi, il est possible d'utiliser une seule sortie pour commander

plusieurs entrées d'autres portes, ainsi que d'avoir des portes comportant plusieurs résistances d'entrée. Un tel circuit est représenté ci-dessus.

Dans ce circuit, nous avons quatre résistances d'entrée. Porter l'une des entrées à 3,6 V est suffisant pour saturer le transistor, et appliquer d'autres 1 logique additionnelles en entrée n'aura pas réellement d'effet sur la tension de sortie. Rappelons que la tension de polarisation sur la base du transistor n'excédera pas 0,65 V, ainsi le courant à travers une résistance d'entrée reliée à la masse ne dépassera pas 0,65/470 = 1,383 mA. Ceci nous donne une limite pratique pour le nombre de résistances d'entrées pour un seul transistor, mais ne génère aucun problème sérieux à l'intérieur de cette limite.

La porte RTL décrite précédemment fonctionne, mais elle pose problème à cause d'une possible interaction des signaux d'entrée à travers les multiples résistances d'entrée. Une meilleure façon d'implanter une fonction NON-OU est montrée sur le schéma suivant.

Ici, chaque transistor a seulement une résistance d'entrée, de manière à ce qu'il n'y ait aucune interaction entre les entrées. La fonction NON-OU est réalisée à la connexion du collecteur commun de tous les transistors qui partagent une seule résistance de charge du collecteur.




Ceci est en fait la structure utilisée pour tous les circuits intégrés RTL. Le circuit µL914, très répandu, est un double porte NON-OU à deux entrées, où chaque porte est une version à deux transistors du circuit ci-dessus. Il consomme 12 mA lorsque toutes les sorties sont au niveau logique 0. Ceci correspond parfaitement aux calculs que nous avons effectués précédemment.

Le *fan-out* standard pour les portes RTL est de 16. Cependant, le *fan-in* pour une porte RTL standard est de 3. Ainsi, une porte produit 16 unités de courant en sortie, mais nécessite 3 unités pour commander une entrée. Il existe des versions basse consommation (*low-power*) de ces portes qui augmentent les valeurs des résistances de base et de collecteur à 1,5 kΩ et 3,6 kΩ

respectivement. De telles portes demandent moins de courant, et ont typiquement un *fan-in* de 1 et un *fan-out* de 2 ou 3. Elles ont également une réponse en fréquence réduite, de sorte qu'elles ne peuvent fonctionner aussi rapidement que les portes standards. Pour obtenir une plus grande capacité de commande en sortie (*fan-out* plus élevé), on utilise des *buffers* : ce sont des inverseurs conçu de manière à avoir un *fan-out* de 80. Ils ont également un *fan-in* de 6, puisqu'ils utilisent des paires de transistors pour obtenir cette capacité de fournir plus de courant.

On peut obtenir une fonction NON-ET de deux façons : on peut inverser les entrées d'une porte NON-OU/OU, la transformant ainsi en porte ET/NON-ET, ou on peut utiliser le circuit suivant :



Dans ce circuit, chaque transistor possède sa propre résistance d'entrée, ainsi chacun est contrôlé par un différent signal d'entrée. Cependant, la seule façon dont la sortie peut être ramenée au niveau logique 0 est que les deux transistors soient activés par des entrées au niveau logique 1. Si l'une ou l'autre des entrées est au niveau logique 0 le transistor correspondant ne peut conduire, ainsi aucun courant ne circule dans aucun des transistors. La sortie est donc au niveau logique 1. C'est le comportement d'une porte NON-ET. Il est possible d'inclure un inverseur pour réaliser une sortie ET par la même occasion.

Le problème avec ce circuit NON-ET tient au fait que les transistors ne sont pas parfaits. La tension de collecteur de 0,3 V lorsque le transistor est saturé devrait idéalement être de 0 V. Comme elle ne l'est pas, il faut examiner ce qu'il se passe lorsque l'on « empile » les transistors de cette façon. Avec deux transistors, la tension de collecteur en saturation cumulée est de 0,6 V, c'est-à-dire seulement très peu en deçà de la tension de base de 0,65 V qui sature


un transistor.

Si l'on empile trois transistors pour réaliser une porte NON-ET à trois entrées, la tension de collecteur en saturation cumulée est de 0,9 V : ceci est trop élevé, et provoquera la conduction dans le transistor suivant quel que soit le niveau logique appliqué en entrée. De plus, la charge

que constitue le transistor le plus haut à la porte qui le pilote sera différente de la charge que constitue le transistor le plus bas. Ce genre d'irrégularité peut causer l'apparition de problèmes, plus particulièrement lorsque la fréquence des opérations augmente. À cause de ces problèmes, cette approche n'est pas utilisée avec les circuits intégrés RTL standards.


3.3 Diode Transistor Logic (DTL)

Le principal problème avec les portes DL est qu'elles détériorent rapidement le signal logique. Cependant, elles fonctionnent pour un étage à la fois si le signal est ré-amplifié entre deux portes: c'est le but de la technologie *Diode Transistor Logic*.



Cette porte est une porte OU DL suivie par un inverseur. La fonction OU est toujours réalisée par les diodes. Cependant, quel que soit le nombre d'entrées au niveau logique 1, il est certain qu'il y aura une tension d'entrée suffisante pour faire passer le transistor en saturation. Le transistor restera bloqué uniquement si toutes les entrées sont au niveau logique 0. Ainsi le circuit réalise la fonction NON-OU.


L'avantage de ce circuit sur son équivalent RTL est que le OU logique est réalisé par les diodes, et non par les résistances. Ainsi, il n'y a aucune interaction entre les différentes entrées, et un nombre quelconque de diodes peut être utilisé (donc un nombre quelconque d'entrées). Un inconvénient de ce circuit est la résistance d'entrée du transistor. Sa présence a tendance à ralentir le circuit, et limite ainsi la vitesse à laquelle le transistor est capable de changer d'état.



En première lecture, la version NON-ET devrait éliminer ce problème. Un niveau logique 0 devrait ramener immédiatement la masse à la base du transistor et ainsi bloquer ce dernier...


En fait, cela ne se passe pas réellement ainsi. Rappelons que la tension de seuil de la diode lorsqu'elle conduit est très proche de la tension présente à la base du transistor (0,65 V). Ainsi, même lorsque toutes les entrées sont reliées à la masse, la base du transistor sera à un potentiel d'environ 0,65 V, et le transistor peut conduire ...

Pour résoudre ce problème, il est possible d'ajouter une diode en série avec le transistor comme montré sur le schéma ci-dessous. Maintenant, la tension nécessaire pour faire commuter le transistor est de 1,3 V. Pour plus de sécurité, on pourrait ajouter une seconde diode en série, ce qui nécessiterait 1,95 V pour saturer le transistor. De plus, on peut ainsi être sûr que des changements de température n'affecteront pas de manière significative le fonctionnement du circuit.



En tout état de cause, ce circuit fonctionne comme une porte NON-ET. De plus, comme pour la porte NON-OU, on peut utiliser autant de diodes d'entrées que l'on veut sans augmenter la tension de seuil. De plus, en l'absence de résistance en série dans le circuit d'entrée, il y a moins

d'effet de ralentissement, et le transistor peut commuter plus rapidement et donc gérer des fréquences plus élevées.



Ceci étant, est-il possible d'appliquer le même raisonnement à la porte NON-OU et éliminer la résistance pour permettre une commutation plus rapide ? La réponse est oui. Considérons le circuit ci-dessus. On utilise ici des transistors séparés connectés ensemble. Chacun a une entrée unique, et fonctionne donc comme un inverseur. Cependant, si les collecteurs sont connectés ensemble, un 1 logique appliqué à l'une des entrées forcera la sortie au niveau logique 0. C'est une porte NON-OU.


La même approche peut être utilisée pour les portes NON-OU/OU RTL, de manière à ce que l'opération NON-OU soit réalisée au niveau des collecteurs plutôt qu'en utilisant des résistances. Cette approche élimine également la limite sur le nombre d'entrées pouvant être utilisées, puisqu'il n'y a aucune interaction entre les entrées.

3.4 Transistor TransistorLogic (TTL)

Avec le développement rapide des circuits intégrés, de nouveaux problèmes sont apparus, et de nouvelles solutions furent développées pour y remédier.


L'un des problèmes avec les circuits DTL était qu'il fallait autant de places sur le circuit pour réaliser une diode que pour un transistor. Il était donc souhaitable de ne pas avoir à utiliser nécessairement autant de diodes. La question est donc de savoir par quoi remplacer ces diodes ...

En étudiant la porte DTL suivant, on peut constater que les diodes montées en opposition ressemblent énormément aux deux jonctions d'un transistor. En fait, si nous avions un inverseur, il n'aurait qu'une seule diode d'entrée, et il aurait été possible de remplacer ces deux diodes opposées par un transistor NPN qui jouerait le même rôle.



En pratique, ceci fonctionne parfaitement. La figure suivante illustre l'inverseur résultant de cette transformation.

De plus, il est possible d'ajouter plusieurs émetteurs au transistor d'entrée sans accroître énormément l'espace nécessaire sur le circuit. Ceci nous permet de réaliser une porte à plusieurs entrées dans pratiquement le même espace qu'un inverseur.




Les économies d'espaces réalisées se traduisent en une économie significative sur les coûts de fabrication, ce qui réduit les coûts au niveau de l'utilisateur final.

Un problème partagé par toutes les portes logiques avec un seul transistor de sortie et une résistance de rappel à +V (*pull-up*) sur le collecteur est la vitesse de commutation. Le transistor tire la sortie vers le niveau logique 0 de manière active, mais la résistance n'est pas active lorsqu'elle tire la sortie vers le niveau logique 1. À cause de facteurs inévitables comme les capacitances du circuit ainsi qu'à une caractéristique des transistors bipolaire appelée « stockage de charge », cela prendrait un certain temps aux transistors pour se bloquer complètement et à la sortie pour atteindre le niveau logique 1. Ceci limite la fréquence à laquelle la porte peut fonctionner.


Les concepteurs de circuits TTL commerciaux réduisent ce problème en modifiant le circuit de sortie. Le résultat est le circuit de sortie « totem pole » utilisé dans la plupart des circuits intégrés TTL des séries 7400/5400. Le circuit final utilisé dans la plupart des circuits intégrés commerciaux standards est présenté sur la figure de gauche. Le nombre d'entrées peut varier – un CI commercial peut avoir 6 inverseurs, quatre portes à deux entrées, trois portes à trois entrées, ou deux portes à quatre entrées. Une porte à 8 entrées dans un seul boitier est également disponible. Dans tous les cas la structure du circuit reste la même.

3.5 Complementary Metal Oxyd Semiconductor Logic (CMOS)

La technologie CMOS est une technologie plus récente basée sur l'utilisation de transistors MOS complémentaires pour réaliser les fonctions logiques et qui nécessite un courant pratiquement nul pour fonctionner. Ceci rend cette technologie particulièrement intéressante dans les applications alimentées par batterie. De plus, elles peuvent fonctionner avec des tensions variant de 3 V (voire moins pour les dernières technologies : 1,3 V) à 15 V.




Les portes CMOS sont toutes basées sur l'inverseur présenté sur la figure ci-dessus. Les deux transistors sont des MOSFETs en mode étendu ; un canal N avec sa source reliée à la masse, et un canal P avec sa source connectée à +V. Leurs grilles sont reliées pour former l'entrée, et leurs drains sont reliés pour former la sortie.



Les deux MOSFETs sont conçus pour avoir des caractéristiques correspondantes ; ainsi, ils sont complémentaires l'un de l'autre. Lorsqu'ils sont bloqués, leur résistance est infinie, et lorsqu'ils sont passants, la résistance de leur canal est d'environ 200Ω. Puisque la porte est essentiellement un circuit ouvert, elle ne consomme aucun courant, et la tension de sortie sera égale soit à la masse, soit à la tension d'alimentation, selon le transistor en train de conduire.


Lorsque l'entrée A est mise à la masse (0 logique), le MOSFET à canal N n'est pas polarisé, il est bloqué. C'est un circuit ouvert, et donc il laisse la ligne de sortie déconnectée de la masse. En même temps, le MOSFET à canal P est polarisé ; il devient passant et son canal a une résistance d'environ 200Ω, connectant ainsi la ligne de sortie à l'alimentation. Ceci ramène donc la tension +V à la sortie (1 logique).

Lorsque l'entrée A est à +V (1 logique), le MOSFET à canal P est bloqué et le MOSFET à canal N est passant, ramenant la masse vers la sortie (0 logique). Ainsi, le circuit réalise bien l'inversion logique en même temps qu'il génère des rappels actifs à +V (*pull-up*) ou à la masse (*pull-down*), selon l'état de la sortie.



Ce concept peut être étendu aux structures NON-OU et NON-ET en combinant des inverseurs dans une structure partiellement série, partiellement parallèle. Le circuit présenté ci-dessus est un exemple de porte NON-OU CMOS à deux entrées. Dans ce circuit, si les deux entrées sont à


l'état bas, les deux MOSFETs à canal P seront passants, induisant une connexion à +V. Les deux MOSFETs à canal N seront bloqués, il n'y aura donc pas de connexion à la masse. Cependant, si l'une des entrées passe à l'état haut, le MOSFET à canal P correspondant se bloquera et déconnectera par là même la sortie du +V, alors que le MOSFET à canal N correspondant deviendra passant, ramenant la sortie à la masse.



La structure peut être inversée, comme montré sur la figure précédente. Ici, nous avons une porte NON-ET à deux entrées, pour laquelle un 0 logique sur l'une ou l'autre des entrées forcera la sortie à l'état logique 1. Il faudra par contre que les deux entrées soient au niveau logique 1 pour autoriser la sortie à passer à l'état logique 0.

Cette structure est moins limitée que son équivalent bipolaire, mais il existe tout de même des limites pratiques. L'une de ces limites est la résistance cumulée des MOSFETs en série. Ainsi, les totem-pôles CMOS ne contiennent pas plus de quatre entrées. Les portes avec plus de quatre entrées sont construites en cascadant les structures plutôt que comme des structures uniques.

Même avec cette limite, la structure totem-pôle cause encore problème dans certaines applications. Les résistances de rappel à +V et à la masse présentes en sortie ne sont jamais les mêmes, et peuvent changer de manière significative lorsque les entrées changent d'état, même si la sortie ne change pas d'état logique.



Le résultat est des temps de montée et de descente irréguliers et imprédictibles pour le signal de sortie.

Ce problème a été résolu à l'aide des versions bufferisées (série B) des portes CMOS.

La technique utilisée ici est de faire suivre la porte NON-ET par une paire d'inverseurs.


Ainsi, la sortie sera toujours pilotée par un seul transistor, soit à canal P, soir à canal N. Puisque les transistors sont choisis pour être aussi appariés que possible, la résistance de sortie de la porte sera toujours la même, le comportement du signal en est plus prédictible.

L'un des principaux problèmes avec les portes CMOS est leur vitesse. Elles ne peuvent pas fonctionner très rapidement, à cause de leur capacitance d'entrée inhérente. Les portes de la série B permettent de résoudre en partie ces limitations en fournissant un courant de sortie uniforme et commutant les états en sortie plus rapidement, même si le signal d'entrée change plus lentement.

Un type de porte, illustré ci-après, est unique à la technologie CMOS : il s'agit du « switch bilatéral », plus couramment appelé «porte de transmission ». Cette porte fait un usage approfondi du fait que les TEC individuels dans un circuit intégré CMOS sont construits de manière à être symétriques. Et en pratique le drain et la source de n'importe quel transistor peuvent être interchangés sans affecter les performances ni du transistor lui-même, ni du circuit dans son ensemble.

Lorsque les TEC de type N et P sont connectés comme montré dans ce schéma et que leurs grilles sont pilotées par des signaux de contrôle complémentaires, les deux transistors seront passants ou bloqués ensemble, au lieu de l'être alternativement. S'ils sont tous les deux bloqués, le chemin parcouru par le signal est un circuit ouvert : il n'y a aucune connexion entre l'entrée et la sortie.

S'ils sont tous les deux passants, il y a une connexion de très faible résistance entre l'entrée et la sortie, et un signal pourra circuler.



Ce qui est vraiment intéressant dans cette structure est que le signal contrôlé de cette manière n'a pas besoin d'être un signal numérique.


Aussi longtemps que la tension du signal ne dépassera pas la tension d'alimentation, même un signal analogique peut être contrôlé par ce type de porte.

4 Implantation des opérateurs en technologie CMOS



Transistor N .
ouvert si grille =0
fermé si grille =1

Transistor P .
ouvert si grille =1
fermé si grille =0



Chapitre 6 : Description VHDL d'un circuit séquentiel

1. Instructions du mode séquentiel

La structure de la description VHDL d'un système séquentiel est la même que pour un circuit combinatoire : l'entité puis l'architecture. La différence essentielle est que les descriptions des systèmes séquentiels utilisent des processus.

1.1. Définition d'un processus

Un processus (*process*) est une suite d'instructions exécutées séquentiellement, c'est-à-dire les unes à la suite des autres. L'exécution d'un processus est déclenchée par un changement d'état sur une variable dont le nom est défini dans la liste de sensibilité lors de la déclaration du processus. L'affectation des sorties se fait à la fin du processus.

1.2. Structures utilisées dans un processus

Un processus utilise principalement :

– l'assignation conditionnelle :

```
if (condition) then (instruction)
else (instruction)
end if;
```

– l'assignation sélective :

```
case (variable) is
when "00" => (instruction)
when "01" => (instruction)
when others => (instruction)
end case;
```

2 Exemples de descriptions VHDL de circuits séquentiels

2.1. Compteur 4 bits

Un premier exemple est la description VHDL d'un compteur 4 bits :

```
libraryieee;
use ieee.std_logic_1164.all;
useieee.numeric_std.all;
useieee.std_logic_unsigned.all;
entity COMPT_4 is
port (
CLOCK : in std_logic;
Q : out std_logic_vector(3 downto 0));
end COMPT_4;
architecture ARCH_COMPT_4 of COMPT_4 is
signal Q_INTERNE : std_logic_vector(3 downto 0));
begin
process (CLOCK)
begin
if (CLOCK ='1' and CLOCK'event) then
Q_INTERNE <= Q_INTERNE + 1;
end if;
end process;
Q <= Q_BUS_INTERNE;
end ARCH_COMPT_4;
```

Les bibliothèques définies permettent de disposer des fonctions de conversion de types qui sont nécessaires ici car l'incrémentation du compteur se fait en ajoutant 1 à la valeur décimale entière associée à la sortie Q qui est en binaire.

Pour incrémenter Q, on définit un signal interne Q_INTERNE car ce signal est utilisé à la fois comme entrée et comme sortie pour l'incrémentation.

Le déclenchement du processus se fait sur un changement d'état de l'horloge (CLOCK) qui est la seule variable définie dans la liste de sensibilité.

L'incrémentation du signal interne se produit lors des fronts montants du signal CLOCK. À la fin, le signal interne est affecté à la sortie *Q*.

2.2. Bascule T

Un second exemple est la description VHDL d'une bascule T :

```
libraryieee;
use ieee.std_logic_1164.all;
useieee.numeric_std.all;
useieee.std_logic_unsigned.all;
entity BASCULE_T is
port (
D,CLK : in std_logic;
S : out std_logic);
end BASCULE_T;
architecture ARCH_BASCULE_T of BASCULE_T is
signal Q_INTERNE : std_logic;
begin
process (CLK)
begin
if (CLK'event and CLK ='1') then
if (D ='1') then
Q_INTERNE <= not (Q_INTERNE);
end if;
end if;
end process;
Q <= Q_INTERNE;
end ARCH_BASCULE_T;
```

On retrouve les mêmes principes que dans l'exemple précédent avec, en particulier, l'utilisation d'une variable interne.

Chapitre 7 : Paramètres électriques des circuits logiques

1. Paramètres statiques

1.1. Tension d'alimentation

Un circuit logique a besoin d'une alimentation continue pour lui fournir l'énergie nécessaire à son fonctionnement. La tension d'alimentation est habituellement appelée V_{CC} pour un circuit à base de transistors bipolaires et V_{DD} pour un circuit à base de transistors MOS.

Selon les cas, la tension d'alimentation autorisée pour un circuit logique est soit une valeur donnée, avec une certaine tolérance (par exemple V_{CC}= 5 V à 5 % près), soit un intervalle plus large (par exemple 3 V $\leq V_{DD} \leq$18 V).

L'alimentation doit en général être régulée. Des condensateurs de découplages sont souvent nécessaires pour éviter les variations de tension d'alimentation lors des pics de courant qui se produisent lors des commutations. Leur nécessité, leur nombre et leur emplacement sont spécifiés dans les notices techniques des composants. Pour être efficace, un condensateur de découplage doit être implanté au plus près de la borne d'alimentation d'un circuit intégré.

1.2. Niveaux de tension

La tension de sortie V_O d'un circuit logique dépend de l'état logique de la sortie, mais aussi des conditions de fonctionnement (tension d'alimentation, courant débité, etc.). Le constructeur garantit une plage de valeurs pour les tensions de sortie à l'état bas V_{OL} et à l'état haut V_{OH}, avec une tension d'alimentation V_{CC} fixée et des courants de sortie ne dépassant pas une valeur spécifiée :

- $0 \leq V_{OL} \leq V_{OLmax}$ si la sortie est à l'état bas ;
- $V_{OHmin} \leq V_{OH} \leq V_{CC}$ si la sortie est à l'état haut.

Une tension de sortie comprise entre V_{OLmax} et V_{OHmin} ne se rencontre donc jamais en fonctionnement normal. Si tel était le cas, cela signifierait que le circuit est défectueux ou que les intensités des courants dépassent les limites autorisées.

La tension V_I appliquée à l'entrée d'un circuit logique est interprétée comme correspondant à un état bas ou un état haut selon que sa valeur se trouve dans l'une ou l'autre des plages spécifiées par le constructeur :


– $0 \leq V_{IL} \leq V_{ILmax}$ correspond à un état bas ;

– $V_{IHmin} \leq V_{IH} \leq V_{CC}$ correspond à un état haut.

Pour que les informations issues d'une sortie de circuit logique soient comprises par l'entrée d'un autre circuit logique, il faut :

$$V_{ILmax} \geq V_{OLmax} \text{ et } V_{IHmin} \leq V_{OHmin}$$

Il faut assurer ces inégalités avec une marge de sécurité tenant de la présence éventuelle de parasites. Les écarts $V_{ILmax} - V_{OLmax}$ et $V_{OHmin} - V_{IHmin}$ sont appelés marges de bruit à l'état bas et à l'état haut.



1.3. Courants

Pour les différents courants, on adopte la convention de signe suivante :

– l'intensité d'un courant entrant dans une broche est positive ;

– l'intensité d'un courant sortant d'une broche est négative.

La valeur absolue de l'intensité I_O du courant dans une sortie de circuit logique ne doit pas dépasser un maximum pour que les niveaux de tension définis précédemment soient respectés. En général, cette valeur maximale n'est pas la même à l'état haut et à l'état bas. On définit donc un courant de sortie à l'état bas I_{OL} et un courant de sortie à l'état haut I_{OH}. Les courants de sortie dépendent essentiellement de la charge du circuit logique : les valeurs spécifiées ne sont que des limites à ne pas dépasser.

Une entrée de circuit logique est parcourue par un certain courant I_I dont la valeur n'est pas la même à l'état haut et à l'état bas. On définit donc un courant d'entrée à l'état bas I_{IL} et un courant d'entrée à l'état haut I_{IH}. Les courants d'entrée dépendent essentiellement du circuit logique lui-


même : les valeurs spécifiées sont donc des indications sur le courant demandé par une entrée. Toutefois, ces courants ne sont pas connus avec précision : il faut donc prendre le cas le plus défavorable, c'est-à-dire celui qui correspond au courant dont l'intensité a la valeur absolue la plus grande qui puisse être observée.

Pour qu'une sortie de circuit logique puisse commander l'entrée d'un autre circuit logique, il faut que les sens des courants demandés par l'entrée correspondent au sens des courants qui peuvent être fournis par la sortie, aussi bien à l'état bas qu'à l'état haut, et que :

$$|I_{OL}| \geqslant |I_{IL}| \text{ et } |I_{OH}| \geqslant |I_{IH}|$$

1.4. Sortie à collecteur ouvert ou à drain ouvert

Une sortie à collecteur ouvert comporte un transistor bipolaire fonctionnant en commutation : l'état bas correspond au transistor saturé et l'état haut au transistor bloqué. Une résistance de rappel (appelée aussi résistance de tirage) est indispensable pour fixer la tension à l'état haut.



Quand la sortie est à l'état bas, un courant de valeur maximale I_{OL} peut traverser le transistor. Par contre, à l'état haut, le transistor est bloqué et ne peut donc fournir aucun courant. Seul un courant de fuites I_{OH} est présent.

Une sortie à drain ouvert est l'équivalent d'une sortie à collecteur ouvert, mais avec un transistor MOS.

1.5. Sortie trois états


Une sortie trois états se comporte comme une sortie ordinaire quand elle est activée, mais elle possède un troisième état particulier, souvent appelé haute impédance et noté Z, où la sortie est

désactivée, c'est-à-dire qu'elle se comporte pratiquement comme un circuit ouvert. Dans ce dernier, la sortie n'est parcourue que par un faible courant de fuite qui dépend du niveau appliqué par le reste du système : I_{OZL} à l'état bas et I_{OZH} à l'état haut.

2. Paramètres dynamiques

2.1. Temps de propagation

L'action d'un signal sur une entrée se traduit sur une sortie avec un certain retard : c'est le temps de propagation. Cette durée n'est pas forcément la même pour les fronts montants et les fronts descendants. On définit donc le temps de propagation du niveau haut au niveau bas t_{PHL} et le temps de propagation du niveau bas au niveau haut t_{PLH}. La tension V_{ref} est une référence fixée.




2.2. Temps d'activation et de désactivation (sorties trois états)

Une sortie trois états activée comporte des temps de propagation comme une sortie ordinaire. Par contre, lors de l'activation ou de la désactivation, de nouvelles durées doivent être définies :


- le temps d'activation à l'état haut t_{PZH};
- le temps d'activation à l'état bas t_{PZL};
- le temps de désactivation de l'état haut t_{PHZ};
- le temps de désactivation de l'état bas t_{PLZ}.

Remarque : Par convention, on indique l'état haute impédance sur les chronogrammes par un niveau intermédiaire entre les états bas et haut. Il ne s'agit là que d'une représentation symbolique qui ne correspond pas à une valeur de tension : la sortie concernée subit le niveau de tension imposé par le reste du circuit.



2.3. Temps de prépositionnement et de maintien (circuits séquentiels)

On considère un circuit possédant une entrée qui est prise en compte lors du front actif suivant de l'horloge. Le temps de prépositionnement t_{su} (*set up time*) est la durée minimale pendant laquelle la donnée présente sur l'entrée doit être stable avant le front actif du signal d'horloge. Le temps de maintien t_h (*hold time*) est la durée minimale pendant laquelle la donnée présente sur l'entrée doit rester stable après le front actif du signal d'horloge.



EXERCICES

Exercice 1 :

Réaliser un compteur synchrone décrivant le cycle 4, 9, 1, 3, 2.

a) À l'aide de bascules JK

b) À l'aide de bascules D

c) À l'aide de bascules T

Exercice 2 :

L'exercice porte sur un système de serrage automatique de boulons. La fonction principaleFP6 permet de réaliser une mesure relative de l'angle de rotation de l'axe de serrage de la broche.


Les deux signaux *A* et *B* issus des deux capteurs angulaires placés sur l'axe de rotation de la broche de serrage contiennent deux informations : sens de rotation et évolution de l'angle de rotation.


L'information sens de rotation est contenue dans le décalage entre les deux signaux *A* et *B*.

L'évolution de l'angle de rotation est donnée par la succession des fronts en *A* et *B* de sorte que l'apparition de chaque front corresponde à une rotation d'un degré de l'axe de rotation dans le sens du serrage ou du desserrage.

Au sein de la fonction secondaire FS6.2, il existe deux signaux caractéristiques nommés *INC* et *DEC*. Chaque impulsion sur l'un de ces signaux correspond respectivement à une incrémentation ou une décrémentation de la mesure de l'angle de serrage.

Les chronogrammes ci-dessous représentent l'allure de ces signaux en fonctions des deux entrées *NA* et *NB*.






Le chronogramme noté « États » représente les différents états de la machine à états qui permet de générer les signaux INC et DEC.


De façon simpliste on peut dire qu'un état correspond à une action ou un événement.

Par exemple, faire évoluer une sortie correspond à une action et nécessite un changement d'état, c'est-à-dire, le passage d'un état avec sa propre action à un autre état.

De même, un changement significatif d'une (ou de plusieurs des) entrée(s) correspond à un événement et implique, pour être pris en compte, un changement d'état.

Le diagramme d'états ci-dessous est une autre représentation des chronogrammes précédents tenant compte de tous les cas possibles de changement de sens de rotation de la broche de serrage.





Le diagramme donné utilise la syntaxe du langage ABEL :

- ! pour le complément,
- & pour l'opérateur logique ET,
- ; pour la fin d'une équation.

1. Le diagramme d'états comporte deux cercles d'évolution du diagramme. Quelle est la relation entre ces deux cercles et le sens de rotation de la broche ?
2. Dans ces conditions, à quoi correspondent les transitions entre les deux cercles ?
3. En fonction du nombre d'états du diagramme précédent, déterminez le nombre de bascules nécessaires à sa synthèse (transformation du diagramme d'états en un schéma structurel).

Exercice 3 :

On considère la description VHDL d'une bascule D :

```
libraryieee;
use ieee.std_logic_1164.all;
entity BASCULE_D is
port (
D, CLK, CLR:instd_logic;
Q, QBAR : out std_logic);
end BASCULE_D;
architecture ARCH_BASCULE_D of BASCULE_D is
signal Q_INTERNE :std_logic;
begin
Q <= Q_INTERNE;
QBAR <= not Q_INTERNE;
process (CLK, CLR)
begin
if (CLR = '1') then
Q_INTERNE <= '0';
elsif (CLK'event and CLK = '1') then
Q_INTERNE <= D;
end if;
end process;
end ARCH_BASCULE_D;
```

1. Quels sont les signaux d'entrée et de sortie ?
2. De quel type sont ces signaux ?
3. Quelle est la liste de sensibilité du processus ?
4. Quel est le front actif de l'horloge ?
5. Quel est le rôle de l'entrée CLR ? À quel niveau est-elle active ?
6. Donner le symbole normalisé de cette bascule.